

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-204059
 (43)Date of publication of application : 05.09.1991

(51)Int.Cl. G06F 13/14


(21)Application number : 01-342508 (71)Applicant : SHARP CORP
 (22)Date of filing : 29.12.1989 (72)Inventor : ITO SAKAE

(54) PROGRAMMABLE CONTROLLER

(57)Abstract:

PURPOSE: To prevent erroneous data from being inputted and to attain the improvement of safety and the reduction of processing time by checking whether or not an appropriate peripheral unit is loaded with hardware before performing a data input/output operation.

CONSTITUTION: At a controller main body 11, the code of a rack slot stored in a memory 12 for unit code and a machine specification identification code corresponding to the rack slot are read out, and they are sent to the slot of a corresponding rack as a unit code (a). The code (a) is written on the storage part of a discrimination circuit 16 in an input/output unit 13. At this time, a rack slot code (b) stored in a memory 14 for rack slot and a code (c) stored in a memory 15 for machine specification identification are read out at the circuit 16, and the collation of the codes (b), (c) with the code (a) is performed, and a coincidence signal (d) is sent from the discrimination circuit 16 to the main body 11 when coincidence is obtained. The main body 11 reads the signal (d), and confirms the normal/defective condition of loading of the unit 13 based on the signal (d).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A) 平3-204059

⑬ Int. Cl.¹
G 06 F 13/14

識別記号 330 D
府内整理番号 7218-5B

⑭ 公開 平成3年(1991)9月5日

審査請求 未請求 請求項の数 1 (全4頁)

⑮ 発明の名称 プログラム可能な制御装置

⑯ 特 願 平1-342508

⑰ 出 願 平1(1989)12月29日

⑱ 発明者 伊 東 実 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社
内

⑲ 出願人 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号

⑳ 代理人 弁理士 西教 圭一郎 外1名

明細書

1. 発明の名称

プログラム可能な制御装置

2. 特許請求の範囲

周辺装置の装着位置が複数設けられている周辺装置装着用機器の決められた装着位置に対応する周辺装置を装着することによって、その周辺装置と制御装置本体との間で信号の授受が適正に行えるようにしたプログラム可能な制御装置において、

制御装置本体には、周辺装置装着用機器の各装着位置に対しても、その装着位置を識別する装着位置コードとその装着位置に対応する周辺装置に割り当てられている機種識別コードとを含む周辺装置追状態を送出する追状信号出力回路を設け、

周辺装置には、その周辺装置に対応する周辺装置装着用機器の装着位置を示す装着位置コードを記憶する装着位置コード用メモリと、その周辺装置を示す機種識別コードを記憶する機種識別コード用メモリと、装着位置コード用メモリの装着位置コードと機種識別コード用メモリの機種識別コ

ードとを読み出して制御装置本体から送出される追状信号のコードと比較し、相互のコードが一致する場合に一致信号を制御装置本体に送出するコード比較回路とを設け、

コード比較回路から送出される一致信号によって周辺装置用機器の装着位置に適正な周辺装置が装着されていることを制御装置本体に知らせるようにしたことを特徴とするプログラム可能な制御装置。

3. 発明の詳細な説明

産業上の利用分野

本発明は、プログラム可能な制御装置に関する。従来の技術

第3図は、従来の制御装置の概念的な構成を示すブロック図である。

制御装置本体1には、これと信号の授受を行う周辺装置である入出力ユニット4が装着される機器つまりラックを識別するコードと、そのラックに位置設定されている装着位置つまりスロットのコードとを含むラック・スロット追状信号を対

応するラックのスロットに送出する信号が与えられている。また、この制御装置本体1には、入出力ユニット4と識別用のデータつまり入出力ユニット4が入力装置であるか出力装置であるかを識別する入力・出力パターンやその入出力ユニット4と制御装置本体1との間で入出力されるべきデータのバイト数を上記各ラック・スロットに対応付けて書込んだ機種識別用メモリ2が設けられている。

一方、入出力ユニット4には、その入出力ユニット4の該着されるべきラックおよびスロットのコードが書込まれたラック・スロット用メモリ5と、このラック・スロット用メモリ5から読み出されるコードと制御装置本体1からラック・スロットに送出されるラック・スロット選択信号 α のコードとが一致しているか否かを判定し、一致しているとき一致信号を出力する判別回路6とが設けられている。さらに、この入出力ユニット4には上記判別回路6から出力される一致信号でリセットされ、制御装置本体1と入出力ユニット4との

に該着された入出力ユニット4の判別回路6では、そのラック・スロット選択信号 α のラックおよびスロットの各コードとラック・スロット用メモリ5から読み出されるコードとの比較が行われる。これらのコードが一致した場合には、判別回路6から一致信号 α が送出され、その一致信号 α によってカウンタ7がリセットされる。その結果、入力・出力パターン用メモリ8に書込まれているデータつまり入力・出力パターンがカウンタ7によって読み出され、入力・出力パターンは入出力判別信号 β として制御装置1のメモリ3に与えられる。

これ以後、カウンタ7から出力されるリード信号Rおよびライト信号Wに基づいて、制御装置本体1と入出力ユニット4との間でデータの入出力動作が行われる。カウンタ7は、データが1バイト入出力されるたびにインクリメントされ、そのカウント値が規定のバイト数に達すると、そのカウント値が終了信号 γ として出力され制御装置本体1のメモリ3に書込まれる。その結果、制御装置本体1はデータ入出力動作を終了すべきことを

特開平3-204059 (2)

ここでデータが1バイト入出力されるたびにインクリメントされ入出力ユニット4に規定されている入出力データのバイト数までカウントするカウンタ7と、その入出力ユニット4の入力・出力パターンを書込んだ入力・出力パターン用メモリ8が設けられており、そのメモリ8の入力・出力パターンは入出力ユニット4が入力装置か出力装置かを判別する入出力判別信号 β として制御装置本体1に送出される。また、入出力ユニット4に規定されるバイト数に達した上記カウンタ7のカウント値はデータ入出力動作の終了時点を知らせる終了信号 γ として制御装置本体1に送出される。

さらに、制御装置本体1には、上記入出力ユニット4の入力・出力パターン用メモリ8から送出される入出力判別信号 β と終了信号 γ とを一時的に記憶するメモリ3が設けられている。

上記制御装置において、制御装置本体1から入出力動作の対象となる入出力ユニット4を選択するためのラック・スロット選択信号 α が対応するラックのスロットに送出されると、そのスロット

知る。

以上の動作によって、メモリ3に書込まれた入出力判別信号 β つまり入出力ユニット4の入力・出力パターンと終了信号 γ つまり入出力ユニット4に規定されているバイト数は、制御装置2の機種識別用メモリ2に予め書込まれているこのときのラック・スロットのコードに対応する入力・出力パターンおよびバイト数と組合され、その結果からラック・スロットに正しい入出力ユニット4が該着されているか否かが判定される。

発明が解決しようとする課題

しかしながら、上述した従来の制御装置の場合、実際にデータ入出力動作を行った後で初めて正しい入出力ユニット4が該着されているか否かを判定する構成であるため、間違った入出力ユニット4との間でデータ入出力動作が行われる可能性があるばかりか、予め制御装置本体1に組みしている入力・出力パターンやバイト数と入出力ユニット4から送出される入力・出力パターンやバイト数との組合がソフトウェアで行われるため、そ

の処理に時間がかかるという問題点があった。

したがって本発明の目的は、誤ったデータが入出力されることなく処理時間も短縮可能なプログラム可能な制御装置を提供することである。

作用

本発明に従えば、実際のデータ入出力動作を行う前に、ハードウエアによって適正な周辺装置が装着されているか否かのチェックを行う構成としているので、間違ったデータを入出力することなく安全性が向上するとともに、全体の処理時間も短縮することができる。

実施例

第1図は、本発明の一実施例である制御装置の構造的な構成を示すブロック図である。制御装置本体1-1には、これと信号の授受を行う周辺装置である入出力ユニット1-3が装着されるラックおよびそのラックに複数固定されている装着位置であるスロットを識別するコードと、そのラックおよびスロットに対応付けられる入出力ユニット1-3を識別するための機種識別コードとが、1対1

を判別し、一致しているとき一致信号dを制御装置本体1-1に送出する判別回路1-6とが設けられている。

第2図は、上記制御装置における入出力ユニット1-3装着チェック動作を示すフロー図である。次に、上記制御装置の入出力ユニット1-3装着チェック動作について説明する。まず、ステップS1において、制御装置本体1-1では、ユニットコード用メモリ1-2に格納されているラック・スロットのコードとこれに対応する機種識別コードとが読み出され、これがユニットコードaとして対応するラックのスロットに送出される。

そのユニットコードは、ステップS2においてそのラック・スロットに装着されている入出力ユニット1-3の判別回路1-6の図示しない記憶部に書き込まれる。

このとき上記判別回路1-6では、ラック・スロット用メモリに格納されているラック・スロットコードbと、機種識別用メモリ1-5に格納されている機種識別コードcとを読み出し、これらのコード

特開平3-204059 (3)

に対応付けた対照表の形で格納されたユニットコード用メモリ1-2が読み出され、このメモリ1-2のユニットコードdは対応するラックのスロットに送出される。この場合、上記ユニットコードdのデータ量を例えば1バイトとすると、そのうち5ビットがラック・スロットコードに、また残る3ビットが機種識別コードに割り当てられる。機種識別コードの具体的な内容としては、従来例で示した入力・出力パターンやバイト数などが用いられる。

一方、入出力ユニット1-3には、その入出力ユニット1-3の装着されるべきラックおよびスロットのコードが格納されたラック・スロット用メモリ1-4と、その入出力ユニット1-3の機種を識別するために各入出力ユニット1-3別に割り当てられている機種識別コードが格納された機種識別用メモリ1-5と、上記ラック・スロット用メモリ1-4および機種識別用メモリ1-5から読み出されるコードb、cと制御装置本体1-1からラック・スロットに送出されるコードdとが一致しているか否か

ドb、cと制御装置本体1-1からのユニットコードdとを照合する動作が行われ、これらのコードが一致している場合には一致信号dが判定回路1-6から制御装置本体1-1へと送出される。

次のステップS3では、制御装置本体1-1において上記判定回路1-6から送出される一致信号dの読み込みが行われる。

このとき、一致信号dがあるか否かの判定がステップS4において行われる。これによって、制御装置本体1-1は一致信号dがあれば正しい入出力ユニット1-3が装着されており、一致信号dがない場合には間違った入出力ユニット1-3が装着されていると確認できることになる。

発明の効果

以上のように本発明によれば、実際のデータ入出力動作を行う前に、ハードウエアによって適正な周辺装置が装着されているか否かのチェックを行う構成としているので、間違ったデータを入出力することなく安全性が向上するとともに、全体の処理時間も短縮することができる。

BEST AVAILABLE COPY


特開平3-204059 (4)

4. 図面の簡単な説明


第1図は本発明の一実施例である制御装置の構造的な構成を示すブロック図、第2図はその制御装置のチェック動作を示すフロー図、第3図は従来の制御装置の構造的な構成を示すブロック図である。

1 1…制御装置本体、1 2…ユニットコード用メモリ、1 3…入出力ユニット、1 4…ラック・スロット用メモリ、1 5…機種識別用メモリ、1 6…判別回路


代理人 齋理士 西牧 生一郎



第1図



第2図



第3図